晶片的進化史
晶片先進製程，簡單來說就是把晶片從大做小，具體是指晶片電晶體柵極寬度的大小，數字越小對應電晶體密度越大，晶片功耗越低，性能越高，但要實際做到這點並不容易。從晶片進化史來看，晶片研發主要遵循摩爾定律，即每 18 個月到兩年，晶片性能會翻一倍，使一塊晶片盡可能多裝電晶體提升晶片性能。
1980 年代，晶片電晶體大小進入微米級，再到 2004 年，電晶體微縮至奈米級。此時問題陸續出現，奈米級電晶體整合度和精細化程度非常高，要知道一個原子就 0.1 奈米，人類物理認知極限的製程難度可想而知。
如今最具代表的兩個問題是短通道效應和量子隧穿難題。短通道效應（short-channel effects）是指「當金屬氧化物半導體場效應管的導電溝道長度降低到十幾奈米、甚至幾奈米量級時，電晶體出現的效應」。這些效應主要包括「閾值電壓隨著通道長度降低而降低、漏致勢壘降低（Drain-induced barrier lowering）、載流子表面散射、速度飽和（Saturation velocity）、離子化和熱電子效應」。
其實簡單說就是，因電晶體是有三個端口的管子──電子從源端跑到漏端，藉此完成資訊傳遞，而決定「跑」的節奏的是「開關」，也就是柵端。開關由端口對應的電壓變化決定。
短通道效應對奈米級晶片的影響
大部分時候電子速度都是全速運轉，因此傳遞資訊需要的時間就是晶片一定意義上的效率就由通道長短決定。但當管道變短，尺寸變小，長通道時本可忽略的電場干擾就變多，導致柵端可能「關不嚴」，也就是所謂的短通道效應。
短通道效應對奈米級晶片造成的影響就是，因為通道管不住電，所以只要一通電，晶片電晶體就會不停漏電，導致晶片發熱和功耗嚴重，影響使用壽命。
直到 1999 年胡正明教授發明鰭式場效應電晶體（Fin Field-Effect Transistor，FinFET）， FinFET 可理解為加強柵對溝道的控制能力，減少短溝道效應，延緩問題，如今台積電、三星能做到 5 / 7 奈米都依賴此技術。
但到 3 奈米階段，FinFET 的三面柵控制作用減弱，短通道效應再次突顯。直到下世代的電晶體結構即所謂 Gate-All-Around 環繞式柵極技術（GAA 結構）出現，問題才緩解。簡單理解為通道被柵極四面包裹，降低作業電壓、減少漏電，降低晶片運算功耗與操作溫度，繼續為摩爾定律續命。三星 3 奈米和台積電 2 奈米都採用此技術研發。